

KOREAN PATENT ABSTRACT (KR)

PUBLICATION

(51) IPC Code: H01L 21/304

(11) Publication No.: P1999-0069593

(43) Publication Date: 6 September, 1999

(21) Application No.: 10-1998-0003970

(22) Application Date: 11 February, 1998

(71) Applicant:

Samsung Electronics Co., Ltd.

(72) Inventor:

Baeseung Park (Kyunggi-do, KR)

Doyoon Hwang (Kyunggi-do, KR)

Eunjune Ahn (Kyunggi-do, KR)

(54) Title of the Invention:

WAFER SAWING APPARATUS AND WAFER SAWING METHOD USING THE  
SAME

Abstract:

A wafer sawing apparatus and wafer sawing method using the same are provided. Silicon particles generated when a wafer sawing process is performed after a protective layer is adhered on an upper surface on which a semiconductor chip is formed is prevented from being adhered on a pattern of the semiconductor chip, and thus, the yield reduction of the semiconductor chip due to the silicon particles can be prevented.

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl.<sup>6</sup> (11) 공개번호 특 1999-0069593  
H01L 21/304 (43) 공개일자 1999년09월06일

(21) 출원번호 10-1998-0003970  
(22) 출원일자 1998년02월11일  
(71) 출원인 삼성전자 주식회사 윤종용  
경기도 수원시 팔달구 매탄3동 416  
(72) 발명자 박배승  
경기도 성남시 분당구 수내동 양지마을 청구아파트 601-1503  
황도윤  
경기도 수원시 팔달구 인계동 319-6 신반포 수원아파트 105-311  
안은준  
(74) 대리인 임평섭, 정현영, 최재희

심사청구 : 있음

(54) 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법

요약

본 발명은 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법에 관한 것으로, 반도체 칩이 형성된 상부면에 보호막을 부착하여 웨이퍼 소잉 공정을 진행할 경우 발생하는 실리콘 파티클이 반도체 칩의 패턴상에 부착되는 것을 방지함으로써 실리콘 파티클로 인해 반도체 칩의 제품 수율이 저하되는 것을 방지할 수 있다.

대표도

도 1

영세서

도면의 간단한 설명

도 1은 본 발명의 기술에 의한 웨이퍼 소잉 장치를 개략적으로 나타낸 개략도.

도 2는 웨이퍼를 절단한 다음 자외선이 조사된 후의 보호막을 반도체 칩으로부터 분리하는 것을 나타낸 도면.

도 3a 내지 도 3d는 웨이퍼 소잉 과정을 개략적으로 나타낸 공정진행흐름도.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법에 관한 것으로, 더욱 상세하게는 웨이퍼를 소잉(sawing)할 때 발생하는 실리콘 파티클(Si particle)로 인해 웨이퍼에 형성된 반도체 칩의 패턴이 오염되어 제품의 수율이 저하되는 것을 방지할 수 있도록 한 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법에 관한 것이다.

일반적으로 반도체 칩은 실리콘 웨이퍼상에 확산(diffusion), 박막형성 등의 공정진행 후에 사진식각 공정을 통해 소정의 패턴을 형성하는 과정을 반도체 칩 제조 조건에 따라 여러번 반복적으로 진행하여 제조된다.

실리콘 웨이퍼상에는 반도체 칩이 가로 세로로 소정 간격 이격되어 복수개 개별적으로 배열 형성되며, 반도체 칩들 사이에는 자연스럽게 스크라이브 라인(scribe line)이 형성된다.

스크라이브 라인은 웨이퍼를 소잉할 때 다이아몬드 블레이드(diamond blade)의 웨이퍼 절단라인이 된다.

한편, 반도체 칩들이 형성되지 않은 실리콘 웨이퍼의 하부면은 반도체 패키지 제조에 관련하여 왕게 연마되고, 실리콘 웨이퍼상에 형성된 반도체 칩들 상부면에는 테스트 결과 불량 반도체 칩을 의미하는 잉